多層PCB設計におけるEMI問題を解決する方法は?

多層PCB設計時のEMI問題の解決方法を知っていますか?

言っておくけど!

EMIの問題を解決するには多くの方法があります。最新のEMI抑制方法には、EMI抑制コーティングの使用、適切なEMI抑制部品の選択、EMIシミュレーション設計があります。このペーパーでは、最も基本的なPCBレイアウトに基づいて、EMI放射の制御におけるPCBスタックの機能とPCB設計スキルについて説明します。

パワーバス

ICの出力電圧ジャンプは、ICの電源ピンの近くに適切な容量を配置することによって加速できます。しかし、これで問題は終わりではありません。コンデンサの周波数応答が制限されているため、コンデンサが、ICの出力を全周波数帯域できれいに駆動するために必要な高調波電力を生成することは不可能です。さらに、電源バスに形成される過渡電圧により、デカップリングパスのインダクタンスの両端で電圧降下が発生します。これらの過渡電圧は、主要なコモンモードEMI干渉源です。これらの問題をどのように解決できますか?

私たちの回路基板上のICの場合、ICの周囲の電源層は、高周波エネルギーをクリーンな出力に提供するディスクリートコンデンサーから漏れたエネルギーを収集できる優れた高周波コンデンサーと見なすことができます。さらに、適切な電源層のインダクタンスが小さいため、インダクタによって合成される過渡信号も小さくなり、コモンモードEMIが低減されます。

もちろん、デジタル信号の立ち上がりエッジはどんどん速くなるため、電源層とIC電源ピンの間の接続は可能な限り短くする必要があります。ICの電源ピンが配置されているパッドに直接接続することをお勧めします。これについては、個別に説明する必要があります。

コモンモードEMIを制御するには、電源層が適切に設計された電源層のペアで、デカップリングを助け、十分に低いインダクタンスを持つ必要があります。一部の人々は尋ねるかもしれません、それはどれくらい良いですか?答えは、電源層、層間の材料、および動作周波数(ICの立ち上がり時間の関数)によって異なります。一般に、電源層の間隔は6milで、中間層はFR4材料なので、電源層の1平方インチあたりの等価容量は約75pFです。明らかに、層間隔が小さいほど、静電容量は大きくなります。

立ち上がり時間が100〜300psのデバイスはそれほど多くありませんが、現在のICの開発速度によれば、立ち上がり時間が100〜300psのデバイスが占める割合は高くなります。立ち上がり時間が100〜300 PSの回路では、3 milの層間隔はほとんどのアプリケーションに適用できなくなりました。その際、層間距離が1mil以下のデラミネーション技術を採用し、FR4誘電体を高誘電率材料に置き換える必要があります。現在、セラミックと埋め込みプラスチックは、100〜300psの立ち上がり時間回路の設計要件を満たすことができます。

将来、新しい材料と方法が使用される可能性がありますが、通常、1〜3 nsの立ち上がり時間回路、3〜6 milの層間隔、FR4誘電体材料は、ハイエンドの高調波を処理し、過渡信号を十分に低くするのに十分です。 、コモンモードEMIを非常に低く抑えることができます。このホワイトペーパーでは、PCBレイヤードスタッキングの設計例を示し、レイヤー間隔を3〜6 milと想定しています。

電磁シールド

信号ルーティングの観点から見ると、すべての信号トレースを、電源層またはグランドプレーンの隣にある1つ以上の層に配置することをお勧めします。電源の場合、適切なレイヤリング戦略は、電源レイヤがグランドプレーンに隣接し、電源レイヤとグランドプレーンの間の距離をできるだけ短くすることです。これが「レイヤリング」戦略と呼ばれます。

PCBスタック

EMIのシールドと抑制にはどのようなスタック戦略が役立ちますか?次の階層化されたスタッキングスキームは、電源電流が単一の層を流れ、単一の電圧または複数の電圧が同じ層の異なる部分に分散されることを前提としています。複数の電源層の場合については、後で説明します。

4層プレート

4層ラミネートの設計には、いくつかの潜在的な問題があります。まず、信号層が外層にあり、電源とグランドプレーンが内層にある場合でも、電源層とグランドプレーン間の距離が大きすぎます。

コスト要件が最初の場合は、従来の4層ボードに対する次の2つの代替案を検討できます。どちらもEMI抑制性能を向上させることができますが、ボード上のコンポーネントの密度が十分低く、コンポーネントの周りに十分な領域がある場合(電源に必要な銅コーティングを配置するため)にのみ適しています。

1つ目は推奨される方式です。PCBの外層はすべての層であり、真ん中の2つの層は信号/電源層です。信号層の電源は太い線で配線されているため、電源電流のパスインピーダンスが低くなり、信号マイクロストリップパスのインピーダンスが低くなります。EMI制御の観点から見ると、これは利用可能な最良の4層PCB構造です。2番目の方式では、外側の層が電源とグラウンドを伝送し、中央の2つの層が信号を伝送します。従来の4層ボードと比較して、この方式の改善は小さく、層間インピーダンスは従来の4層ボードほど良くありません。

配線インピーダンスを制御する必要がある場合は、電源と接地の銅アイランドの下に配線を配置するために、上記のスタックスキームを慎重に行う必要があります。さらに、DCまたは低周波数間の接続を確保するために、電源またはストラタムの銅アイランドをできるだけ相互接続する必要があります。

6層プレート

4層ボード上のコンポーネントの密度が大きい場合は、6層プレートの方が適しています。ただし、6層ボードの設計における一部のスタック方式のシールド効果は十分ではなく、電源バスの過渡信号は低減されません。以下に2つの例を示します。

最初のケースでは、電源とグラウンドはそれぞれ第2層と第5層に配置されます。銅クラッド電源のインピーダンスが高いため、コモンモードEMI放射を制御することは非常に好ましくありません。ただし、信号インピーダンス制御の観点からは、この方法は非常に適切です。

2番目の例では、電源とグラウンドがそれぞれ第3層と第4層に配置されています。この設計は、電源の銅張インピーダンスの問題を解決します。レイヤー1とレイヤー6の電磁シールド性能が低いため、差動モードEMIが増加します。2つの外層の信号ラインの数が最少で、ラインの長さが非常に短い場合(信号の最高高調波波長の1/20未満)、差動モードEMIの問題を解決できます。その結果は、差動モードEMIの抑制は、外層が銅で満たされ、銅クラッド領域が接地されている場合(1/20波長間隔ごと)に特に優れていることを示しています。上記のように、銅が置かれる


投稿時間:2020年7月29日